Aula 15: Arquitetura de Computadores – Processamento paralelo

Prof. Hugo Puertas de Araújo
hugo.puertas@ufabc.edu.br
Sala: Prof. visitantes (5º andar / Torre 2)

Arquitetura de Computadores

Objetivos de aprendizagem

- Resumir os tipos de organizações de processadores paralelos.
- Apresentar uma visão geral das características do projeto de multiprocessadores simétricos.
- Compreender a questão da coerência de cache em sistemas de múltiplos processadores.
- Explicar as características básicas do protocolo MESI.

Objetivos de aprendizagem

- Explicar a diferença entre multithreading implícito e explícito.
- Resumir as questões de projeto básicas para clusters.
- Explicar o conceito de acesso de memória não uniforme.
- Apresentar uma visão geral dos conceitos de computação em nuvem (cloud computing).

Tipos de sistemas de processadores paralelos

- Flynn propôs as seguintes categorias de sistemas computacionais:
  - **Instrução única, único fluxo de dado** (SISD — do inglês, Single Instruction, Single Data)
  - **Instrução única, múltiplos fluxos de dados** (SIMD — do inglês, Single Instruction, Multiple Data)
  - **Múltiplas instruções, único fluxo de dado** (MISD — do inglês, Multiple Instruction, Single Data)
  - **Múltiplas instruções, múltiplos fluxos de dados** (MIMD — do inglês, Multiple Instruction, Multiple Data)

CMCC
Centro de Matemática, Computação e Cognição

Tipos de sistemas de processadores paralelos

- Uma taxonomia de arquiteturas de processadores paralelos:



Organizações paralelas

- A figura abaixo mostra a estrutura de um SISD:

UC = unidade de controle
IS = fluxo de instruções
PU = unidade de processamento
DS = fluxo de dados
MU = unidade de memória
LM = memória local

SISD = instrução única, único fluxo de dado
SIMD = instrução única, múltiplos fluxos de dados
MIMD = múltiplas instruções, múltiplos fluxos de dados

Organizações paralelas

- Cada PU pode ter a sua própria memória dedicada ou pode haver uma memória compartilhada:

SIMD



Organizações paralelas

- O MIMD pode ser um multiprocessador de memória compartilhada:

MIMD



Organizações paralelas

- Ou um computador de memória distribuída:

MIMD



Multiprocessadores simétricos

- Um **SMP** pode ser definido como um sistema de computação independente com as seguintes características:

  i. Há dois ou mais processadores semelhantes de capacidade comparável.

  ii. Esses processadores compartilham a mesma memória principal e os recursos de E/S, e são interconectados por um barramento ou algum outro esquema de conexão interna, de tal forma que o tempo de acesso à memória é aproximadamente igual para cada processador.

  iii. Todos os processadores compartilham acesso aos dispositivos de E/S, ou pelos mesmos canais ou por canais diferentes que fornecem caminhos para o mesmo dispositivo.

  iv. Todos os processadores desempenham as mesmas funções (daí o termo simétrico).

  v. O sistema é controlado por um sistema operacional integrado que fornece interação entre os processadores e seus programas em nível de trabalhos, tarefas, arquivos ou elementos de dados.

CMCC
Centro de Matemática, Computação e Cognição

Multiprocessadores simétricos

- Uma organização SMP possui um número de vantagens potenciais em relação a uma organização de uniprocessador, incluindo o seguinte:
  - Desempenho
  - Disponibilidade
  - Crescimento incremental
  - Escalabilidade

Multiprocessadores simétricos

- Uma organização SMP possui um número de vantagens potenciais em relação a uma organização de uniprocessador, incluindo o seguinte:
  - Desempenho
  - Disponibilidade
  - Crescimento incremental
  - Escalabilidade

Exercício

E: Como essas características são afetadas pela inclusão de processadores adicionais?

CMCC
Centro de Matemática, Computação e Cognição

Organização

- Diagrama de blocos genérico de um multiprocessador fortemente acoplado:



Organização

- Organização de um multiprocessador simétrico:



Considerações sobre projeto dos sistemas operacionais para multiprocessadores

- **Processos concorrentes simultâneos**: rotinas do SO precisam ser reentrantes para permitir que vários processadores executem o mesmo código do SO simultaneamente.
- **Escalonamento**: qualquer processador pode efetuar escalonamento, portanto os conflitos devem ser evitados.
- **Sincronização**: com múltiplos processos ativos tendo acesso potencial a espaços da memória compartilhada ou a recursos de E/S compartilhados, cuidados devem ser tomados para fornecer uma sincronização eficiente.

CMCC
Centro de Matemática, Computação e Cognição

Considerações sobre projeto dos sistemas operacionais para multiprocessadores

- **Gerenciamento de memória**: o gerenciamento de memória em um multiprocessador precisa lidar com todas as questões encontradas em máquinas de um único processador
- **Confiabilidade e tolerância a falhas**: o sistema operacional deve proporcionar uma degradação sutil perante uma falha do processador.
- O escalonador e outras partes do sistema operacional devem reconhecer a perda de um processador e reestruturar as tabelas de gerenciamento apropriadamente.

Coerência de cache e protocolo MESI

Modified | Exclusive | Shared | Invalid

- Em essência, o problema é:
  - várias cópias do mesmo dado podem existir em caches diferentes simultaneamente e, se for permitido aos processadores atualizar as suas próprias cópias livremente, isso pode resultar em uma imagem inconsistente da memória.
  - Para qualquer protocolo de coerência de cache, o objetivo é deixar que variáveis locais recém-usadas cheguem à cache apropriada e permaneçam aí durante várias leituras e escritas, enquanto o protocolo é usado para manter a consistência das variáveis compartilhadas que podem estar em várias caches ao mesmo tempo.

Soluções por software

- Abordagens de software são atraentes porque a sobrecarga de detectar problemas potenciais é transferida do tempo de execução para o tempo de compilação e a complexidade de projeto é transferida do hardware para o software.
- Por outro lado, abordagens de software em tempo de compilação geralmente devem tomar decisões conservadoras, levando à utilização ineficiente da cache.
- A abordagem mais simples é evitar que quaisquer variáveis de dados compartilhadas sejam colocadas na cache. Abordagens mais eficientes analisam o código para determinar períodos seguros para variáveis compartilhadas.

Soluções por hardware

- Esquemas de hardware diferem em uma série de particularidades, incluindo onde a informação sobre o estado das linhas de dados é mantida, como essa informação é organizada, onde a coerência é controlada e os mecanismos de controle.
- Os esquemas por hardware costumam ser separados em duas categorias:
  i. protocolos de diretório e
  ii. protocolos de monitoração (snoopy protocols).

CMCC Centro de Matemática, Computação e Cognição

O protocolo MESI

- Para fornecer a consistência de cache em um SMP, a cache de dados muitas vezes suporta um protocolo conhecido como MESI.
- Para o MESI, a cache de dados inclui dois bits de estado para cada tag, para que cada linha possa estar em um dos quatro estados:
  i. Modificada
  ii. Exclusiva
  iii. Compartilhada
  iv. Inválida

CMCC Centro de Matemática, Computação e Cognição

O protocolo MESI

- Estado das linhas da cache MESI:

	M Modificada	E Exclusiva	S (*shared*) Compartilhada	I Inválida
Essa linha da cache está válida?	Sim	Sim	Sim	Não
A cópia da memória está...	desatualizada	válida	válida	—
Há cópias em outras caches?	Não	Não	Talvez	Talvez
Uma escrita nessa linha...	não vai para o barramento	não vai para o barramento	vai para o barramento e atualiza a cache	vai diretamente para o barramento

O protocolo MESI

- Diagrama de transição do estado do protocolo MESI – Linha na cache ao iniciar o processador:



RH = leitura com acerto (*hit*)
RMS = leitura com falha (*miss*), compartilhada
RME = leitura com falha, exclusiva
WH = escrita com acerto (*hit*)
WM = escrita com falha
SHR = monitorar acerto na leitura
SHW = monitorar acerto na escrita ou leitura com intenção de modificar

Cópia de linha atualizada (*dirty*)

Transação inválida

Leitura com intenção de modificar

Preenchimento de linha da cache

O protocolo MESI

- Diagrama de transição do estado do protocolo MESI – Linha na cache de monitoração:



RH = leitura com acerto (*hit*)
RMS = leitura com falha (*miss*), compartilhada
RME = leitura com falha, exclusiva
WH = escrita com acerto (*hit*)
WM = escrita com falha
SHR = monitorar acerto na leitura
SHW = monitorar acerto na escrita ou leitura com intenção de modificar

Cópia de linha atualizada (*dirty*)

Transação inválida

Leitura com intenção de modificar

Preenchimento de linha da cache

Multithreading e chips multiprocessadores

- A medida mais importante de desempenho para um processador é a taxa em que ele executa as instruções.
- Isso pode ser expresso como:

$$\text{Taxa MIPS} = f \times \text{IPC}$$

- Uma abordagem alternativa, a qual permite um grau mais alto de paralelismo em nível de instruções, sem aumentar a complexidade dos circuitos ou o consumo de energia, é chamada de **multithreading**.

CMCC
Centro de Matemática, Computação e Cognição

Multithreading e chips multiprocessadores

- Basicamente, o fluxo de instruções é dividido em vários fluxos menores, conhecidos como threads, de modo que cada thread possa ser executado em paralelo.
- Todos os processadores comerciais e a maioria de processadores experimentais até hoje têm usado multithreading explícito.
- Esses sistemas executam instruções de diferentes threads explícitos de forma concorrente, ou com intercalação de instruções de diferentes threads em pipelines compartilhados ou com execução paralela em pipelines paralelos.

CMCC
Centro de Matemática, Computação e Cognição

Multithreading e chips multiprocessadores

- Multithreading implícito refere-se à execução concorrente de múltiplos threads extraídos de um único programa sequencial.
- Esses threads implícitos podem ser definidos estaticamente pelo compilador ou dinamicamente pelo hardware.

Multithreading e chips multiprocessadores

- Em termos gerais, existem quatro abordagens principais para multithreading:
  i. **Multithreading intercalado**: isso é conhecido também como multithreading de granularidade fina.
  ii. **Multithreading bloqueado**: isso é conhecido também como multithreading de granularidade grossa.
  iii. **Multithreading simultâneo (SMT)**
  iv. **Chip multiprocessador**

CMCC Centro de Matemática, Computação e Cognição

Multithreading e chips multiprocessadores

- Para as duas primeiras abordagens, instruções de diferentes threads não são executadas simultaneamente.
- Em vez disso, o processador é capaz de trocar rapidamente de um thread para outro, usando um conjunto de registradores diferente e outra informação de contexto.

Multithreading e chips multiprocessadores

- Abordagens para execução de múltiplos threads:



(a) *Thread escalar* único

(b) *Multithread* escalar intercalado

(c) *Multithread* escalar bloqueado

(d) Superescalar

Multithreading e chips multiprocessadores

- Abordagens para execução de múltiplos threads:

Exercício



E: O que é?

Multithreading e chips multiprocessadores

- Abordagens para execução de múltiplos threads:



(e) *Multithread* superescalar intercalado

(f) *Multithread* superescalar bloqueado

(g) VLIW

(h) *Multithread* intercalado VLIW

(VLIW — do inglês, Very Long Instruction Word)

Multithreading e chips multiprocessadores

- Abordagens para execução de múltiplos threads:



(i) *Multithread* bloqueado VLIW

(j) *Multithread* simultâneo (SMT)

(k) Chip multiprocessador (multicore)

Clusters

- Podemos definir um cluster como um grupo de computadores completos interconectados trabalhando juntos, como um recurso computacional unificado que pode criar a ilusão de ser uma única máquina.
- Brewer (1997) lista quatro benefícios que podem ser conseguidos com o agrupamento de computadores:
  i. Escalabilidade absoluta
  ii. Escalabilidade incremental
  iii. Alta disponibilidade
  iv. Preço/desempenho superior

Configurações de Clusters

- Servidor secundário sem disco compartilhado:



Configurações de Clusters

- Disco compartilhado:



Configurações de Clusters

- Métodos de clustering: benefícios e limitações:

Método de *clustering*	Descrição	Benefícios	Limitações
Secundário passivo (*passive standby*)	Um servidor secundário assume em caso de falha do servidor primário.	Fácil de implementar.	Custo alto porque o servidor secundário está indisponível para outras tarefas de processamento.
Secundário ativo	O servidor secundário é usado também para tarefas de processamento.	Custo reduzido porque servidores secundários podem ser usados para processamento.	Complexidade aumentada.
Servidores separados	Possuem seus próprios discos. Dados são copiados continuamente do servidor primário para o secundário.	Alta disponibilidade.	Grande sobrecarga de rede e servidores por causa das operações de cópia.
Servidores conectados aos discos	Servidores são ligados aos mesmos discos, mas cada servidor possui seus discos. Se um servidor falha, seus discos são assumidos por outro servidor.	Carga de rede e servidores reduzida por causa da eliminação das operações de cópia.	Costuma requerer espelhamento de discos ou tecnologia RAID para compensar o risco da falha de disco.
Servidores que compartilham discos	Vários servidores compartilham simultaneamente o acesso a discos.	Baixa carga de rede e servidores. Risco reduzido de inatividade causada por falha de disco.	Requer software de gerenciamento de bloqueio. Normalmente usado com tecnologia de espelhamento ou RAID.

Questões sobre projeto dos sistemas operacionais

- A maneira que o cluster gerencia as falhas depende do método de agrupamento de computadores usado.
- Em geral, duas abordagens podem ser usadas para lidar com falhas:
  i. clusters de alta disponibilidade e
  ii. clusters com tolerância a falhas.
- A função de trocar as aplicações e os recursos de dados de um sistema que falhou para um sistema alternativo no cluster é conhecida como **failover** (recuperação de falhas).

CMCC Centro de Matemática, Computação e Cognição

Questões sobre projeto dos sistemas operacionais

- Uma função relacionada é a restauração de aplicações e recursos de dados para o sistema original quando o mesmo for consertado; isso é chamado de **failback** (retorno da falha).
- Um cluster requer uma capacidade eficiente para balancear a carga entre os computadores disponíveis.
- Isso inclui o requisito de que o cluster seja incrementalmente escalável.
- Em alguns casos, o uso eficiente de um cluster requer executar software de uma única aplicação em paralelo.

Arquitetura de um cluster computacional



Servidores blade

- Um servidor blade é uma arquitetura de servidor que hospeda múltiplos módulos servidores (“blades”) em um chassi único.
- Ele é usado amplamente em centro de armazenamento de dados para economizar espaço e melhorar o gerenciamento de sistemas.
- Independentes ou montados no rack, os chassis fornecem fonte de energia.
- E cada blade possui processador, memória e disco rígido próprio.

Servidores blade

- Exemplo de configuração de Ethernet de 100 Gbps para um servidor blade grande:



Acesso não uniforme à memória

- Um **sistema NUMA** sem coerência de cache é mais ou menos equivalente a um cluster.
- Os produtos comerciais que receberam muita atenção recentemente são sistemas CC-NUMA, que são bastante diferentes de SMPs e clusters.
- Em geral, mas infelizmente nem sempre, tais sistemas são referidos na literatura comercial como sistemas CC-NUMA.
- Com um sistema SMP, há um limite prático do número de processadores que podem ser usados.

Acesso não uniforme à memória

- NUMA é uma abordagem para alcançar multiprocessamento em grande escala e, ao mesmo tempo, manter as características de SMP.
- O objetivo com a abordagem NUMA é manter uma memória transparente através do sistema.
- A figura a seguir ilustra uma típica organização CC-NUMA.
- Existem vários nós independentes e cada um, na prática, é uma organização SMP.

Acesso não uniforme à memória



Acesso não uniforme à memória

- A principal vantagem de um sistema CC-NUMA é que ele pode permitir desempenho eficiente em níveis mais altos de paralelismo do que SMP, sem requerer maiores mudanças no software.
- No entanto, se muitos dos acessos à memória forem para nós remotos, o desempenho começa a degradar.
- O CC-NUMA não se parece transparentemente como um SMP.
- Alterações de software serão necessárias para mover um sistema operacional e as aplicações de um sistema SMP para um CC-NUMA.

CMCC
Centro de Matemática, Computação e Cognição

Computação em nuvem

- Elementos de computação em nuvem:



Computação em nuvem

- Modelos de serviço da nuvem – SaaS:

Computação em nuvem

- Modelos de serviço da nuvem – PaaS:



Computação em nuvem

- Modelos de serviço da nuvem – IaaS:



Computação em nuvem

- Contexto da computação em nuvem:



Computação em nuvem

- Arquitetura de referência de computação em nuvem NIST: